一.圖片說明
figure1
figure2
爲設計50 Ω的單端阻抗匹配線,各參數如下:H1:外層到參考層VCC/GND間的介質厚度W2:阻抗線上線寬W1:阻抗線下線寬Er1:介質層介電常數T1:阻抗線銅厚,包括基板厚度+電鍍銅厚CEr1:阻焊介電常數C1:基材阻焊厚度C2:線面阻焊厚度(後加工)
figure3
疊層結構如下:
figure4
半固化片材料使用2116RC53 Er=3.95
PCB廠商提供的各種半固化片材料的介電常數如下:
figure5
1、目前只有建滔a級的板材core;
2、阻焊層(綠油)厚度約爲15~20um,介電常數約爲4.2~4.3;